• Soluzioni per l'istruzione e le imprese Si apre in una nuova finestra
Immagine di copertina: Verification by Error Modeling 9781441954022

Verification by Error Modeling

Using Testing Techniques in Hardware Verification

  • Autore(i) Katarzyna Radecka; Zeljko Zilic
  • Editore Pubblicato da Springer Copyright © 2003
  • "ISBN-13 9781441954022"
  • Formato Layout fisso

eBook

Licenza eTextbook
‌
€28.08 EUR
‌
‌

  • Strumenti di studio

    Strumenti di studio integrati come momenti salienti e altro

  • Leggi ad alta voce

    Ascolta e segui mentre Bookshelf legge il testo per te

  • Accesso offline

    Accedi al tuo eTextbook sempre e ovunque

  • Ricerca globale

    Cerca nel contenuto del libro, nelle figure e nella tua cartella di lavoro

Ulteriori informazioni

Verification by Error Modeling: Using Testing Techniques in Hardware Verification è scritto da Katarzyna Radecka; Zeljko Zilic e pubblicato da Springer. Gli ISBN digitali e di eTextbook per Verification by Error Modeling sono 9780306487392, 030648739X e gli ISBN per la versione cartacea sono 9781441954022, 1441954023. Risparmia fino al 80% rispetto alla versione cartacea passando al digitale con VitalSource. Ulteriori codici ISBN per questo eTextbook includono 9781402076527.

Torna all'inizio